# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2001-007340

(43) Date of publication of application: 12.01.2001

(51)Int.CI.

H01L 29/786 H01L 21/336 G02F 1/1343 G02F 1/1365

(21)Application number : 11-179214

(71)Applicant : TOSHIBA CORP

(22)Date of filing:


25.06.1999

(72)Inventor: AKIYAMA MASAHIKO

# (54) ACTIVE MATRIX SUBSTRATE AND ITS MANUFACTURE AS WELL AS ELEMENT FORMATION SUBSTRATE AND INTERMEDIATE TRANSFER SUBSTRATE

## (57) Abstract:

PROBLEM TO BE SOLVED: To manufacture an active matric substrate at low costs and with high accuracy by a method wherein an element is formed on an element formation substrate, an interconnection is formed on a transfer destination substrate, the element is transferred to the transfer destination substrate and the interconnection is connected.



SOLUTION: An etching stop layer 402 an undercoat layer 305 and TFTs 102 are formed on an element formation substrate 401, Protective films 601 are formed on the respective TFTs 102. A transfer destination substrate 301 is coated with a conductive paste by screen printing, a pattern is formed so as to

be annealed, and scanning lines 105 are formed. In addition an interlayer insulating film 302 and a flattened film 303 are coated with a photoresist so as to be exposed and developed, a mask is manufactured so as to be etched, and contact parts 201 are formed on signal lines 104 and the scanning lines 105. Then, TFTs on an intermediate transfer substrate 701 are transferred to the transfer destination substrate 301. Then, connecting electrodes or the like which are used to connect the signal lines 104 to the FETs 102 are formed. At the same time, also a pixel electrode is formed.

Searching PAJ Page 2 of 2

[Date of request for examination] 10.09.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3447619

[Date of registration] 04.07.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-7340 (P2001-7340A)

(43)公開日 平成13年1月12日(2001.1.12)

(51) Int.Cl.7		識別記号	ΡI		7	f-7]-ド(参考)
H01L	29/786		H01L	29/78	627D	2H092
	21/336		G 0 2 F	1/1343		5F110
G02F	1/1343			1/136	500	
	1/1365					

審査請求 未請求 請求項の数10 OL (全 12 頁)

		<b>省</b>	木間水 開水頃の数10 〇L (全 12 貝)			
(21)出願番号	<b>特願平11-179214</b>	(71)出願人	000003078 株式会社東芝			
(22)出願日	平成11年6月25日(1999.6.25)		神奈川県川崎市幸区堀川町72番地			
		(72)発明者	者 秋山 政彦 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術センター内			
		(74)代理人	100083161 弁理士 外川 英明			
			具数百沙佐之			


## 最終頁に続く

## (54) 【発明の名称】 アクティブマトリクス基板及びその製造方法、素子形成基板、中間転写基板

## (57)【要約】

【課題】 大型基板や、ガラス以外の異なる材料を用いた基板にも、ローコストで高精度なアクティブマトリクス基板の作製を可能にする。

【解決手段】 素子形成基板401上に素子102を形成する工程と、転写先基板301上に配線を形成する工程と、素子102を転写先基板301上に転写する転写工程と、転写先基板301上に転写された素子102と配線を接続する工程とを具備する事を特徴とするアクティブマトリクス基板の製造方法。



【特許請求の範囲】

【請求項1】 素子形成基板上に素子を形成する工程と、転写先基板上に配線を形成する工程と、前記素子を前記転写先基板上に転写する転写工程と、前記転写先基板上に転写された前記素子と前記配線を接続する工程とを具備する事を特徴とするアクティブマトリクス基板の製造方法。

1

【請求項2】 前記転写工程が、前記素子形成基板上に 形成された前記素子を中間転写基板に接着する工程と、 前記素子形成基板をエッチング除去する工程と、前記中 10 間転写基板に接着された前記素子を前記転写先基板上に 転写する工程とを具備する事を特徴とする請求項1記載 のアクティブマトリクス基板の製造方法。

【請求項3】 前記転写工程が、中間転写基板に接着層を形成する工程と、前記素子形成基板上に形成された前記素子を前記接着層に転写する工程と、前記接着層に熱を加え前記素子を前記中間転写基板から前記転写先基板上に転写する工程とを具備する事を特徴とする請求項1記載のアクティブマトリクス基板の製造方法。

【請求項4】 前記素子形成基板上に形成される前記素 20子の間隔と前記転写先基板上に転写された前記素子の間隔が異なる事を特徴とする請求項1、2または3記載のアクティブマトリクス基板の製造方法。

【請求項5】 前記素子形成基板上の一定規則の位置の 前記素子を同時に転写する事を特徴とする請求項1、2 または3記載のアクティブマトリクス基板の製造方法。

【請求項6】 前記素子を形成する工程が、前記素子形成基板上にアンダー層を形成する工程と、前記アンダー層上に前記素子を形成する工程と、前記素子上に保護膜を形成する工程とを具備し、前記素子は前記アンダー層 30と前記保護膜によって覆われる事を特徴とする請求項 1、2、3、4または5記載のアクティブマトリクス基板の製造方法。

【請求項7】 素子形成基板上にアンダー層を形成する 工程と、前記アンダー層上に素子と配線を形成する工程 と、前記素子と前記配線を転写先基板上に転写する転写 工程とを具備する事を特徴とするアクティブマトリクス 基板の製造方法。

【請求項8】 基板と、素子毎に分離され前記基板上に 設けられる接着層と、前記接着層上に設けられるアンダ 40 ーコート層と、前記アンダーコート層上に設けられる前 記素子とを具備する事を特徴とするアクティブマトリク ス基板。

【請求項9】 基板と、前記基板上に設けられるアンダーコート層と、前記アンダーコート層上の全面に等しい高さで設けられ電気的に各々独立な素子とを具備する事を特徴とする素子形成基板。

【請求項10】 基板と、前記基板上に設けられ熱を加 える事により剥離する剥離層と、前記剥離層上に等しい 高さで設けられ電気的に各々独立な素子とを具備する事 50 を特徴とする中間転写基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はアクティブマトリクス基板及びその製造方法、素子形成基板、中間転写基板に関する。

2

[0002]

【従来の技術】液晶ディスプレイ(LCD)は、薄型で 低消費電力でありカラー表示も可能である為、ノート型 パソコン等に広く用いられており、その表示品位は電子 情報のみならず、テレビ放送等の表示にも適用できるも のである。例えば、アクティブマトリクス型LCDは、 ガラス基板上に、アモルファスシリコンや多結晶シリコ ンを活性層とした薄膜トランジスタ (TFT) をマトリ クス状に形成し、対向ガラス基板と5μ m程度のギャッ プを設けて固定し、その間に液晶を注入して、高画質な フルカラー表示の得られるフラットパネルディスプレイ として利用されている。図35に、従来のアクティブマ トリクス型LCDの画素部の断面図を示す。ガラス基板 3501上に走査線3502、補助容量線3503が形 成され、その上にゲート絶縁膜3504が形成される。 その上に画素電極3505が形成される。TFT部35 06には半導体層3507、チャネル保護絶縁膜350 8、チャネル保護絶縁膜3508上で絶縁されているド ープされた半導体層3509が積層されている。ドープ された半導体層3509上にソース電極3510とドレ イン電極3511が設けられている。ソース電極351 0は信号線(図示せず)と接続し、ドレイン電極351 1 は画素電極 3 5 0 5 と接続する。これらTFT部 3 5 06の上に保護絶縁膜3512が形成されている。

【0003】近年、これらのLCDは広視野角化技術の 発展で、LCDに特有の視野角依存性の問題も解決しつ つあり、さらにTFTアレイはガラス基板上に形成でき る為、対角10インチ~25インチ程度の比較的大きな ディスプレイが実現出来る。しかし、ハイビジョンテレ ビ (HDTV) で期待される、対角40インチ~60イ ンチ程度といった大画面のTFTアレイの実用化は、約 1メートル四方以上の超大型ガラス基板を使用できる製 造ラインを構築するのにコストがかかる等の問題が残っ ている。これに対して、複数のTFTアレイ基板を接合 して大型化する方法が、例えば特開平10-26833 2号等で知られている。しかし、接合部の精度が悪い為 に接合部の開口率が低下する、5μm程度の厚さの液晶 層からすると接合部の高さ制御が十分でない為に歩留ま りが悪い、等の問題があった。他方、LCDの特長であ る低消費電力をさらに生かして、いつでもどこでも電子 情報を見る事が出来るモバイル情報機器も広く用いられ るようになっており、今後、記録媒体へ印刷したものと 同様程度の、150~300画素/インチ(pixel /inch:ppi)程度といった超高精細の表示が期

3

待されている。

【0004】これらモバイル情報機器は、低消費電力と 共に軽量化が重要である。A4の大きさで、0.7mm 厚程度のガラス基板を用いて液晶セルを形成すると、基 板のみで220g程度、セルを固定するベゼル等を含め ると400g程度以上になる。重量は、基板をプラスチ ック基板とする事で1/2程度となり、フィルム基板な どを用いる事でさらに軽量になり、モバイル情報機器へ の適用が可能となる。そこで、プラスチック基板、フィ ルム基板上へのTFT作製の試みがなされている。しか 10 しこれらの基板へのTFT作製は、プロセス温度を低温 化する事が必要であり、プロセス温度の低温化の為にT FT性能が劣化して、画質、画素数等に制限が出る事が 考えられる。さらにこれらの基板は熱膨張係数が大き く、塑性変形する温度も低い為に、高精細化が不可能で ある事も予想され、問題となっている。

#### [0005]

【発明が解決しようとする課題】上に述べたように、対 角約40インチ~60インチといった大画面のTFTア レイの実用化は、製造ラインを構築するのにコストがか 20 かる等の問題があった。また、基板の厚さを変えたり、 ガラス基板以外の異なる材料を用いた基板に、素子を形 成する事も、プロセス温度や、基板の塑性変形などで問 題があった。

#### [0006]

【課題を解決するための手段】そこで本発明の第1は、 素子形成基板上に素子を形成する工程と、転写先基板上 に配線を形成する工程と、素子を転写先基板上に転写す る転写工程と、転写先基板上に転写された素子と配線を 接続する工程とを具備する事を特徴とするアクティブマ 30 トリクス基板の製造方法を提供する。転写工程は、素子 形成基板上に形成された素子を中間転写基板に接着する 工程と、素子形成基板をエッチング除去する工程と、中 間転写基板に接着された素子を転写先基板上に転写する 工程とを具備しても良い。また転写工程は、素子形成基 板上に形成された素子を中間転写基板に接着する工程 と、レーザーを照射して素子形成基板から素子を剥離す る工程と、中間転写基板に接着された素子を転写先基板 上に転写する工程とを具備しても良い。転写工程は、中 間転写基板に接着層を形成する工程と、素子形成基板上 40 に形成された素子を接着層に転写する工程と、接着層に 熱を加え素子を中間転写基板から転写先基板上に転写す る工程とを具備しても良い。また転写工程は、中間転写 基板に接着層を形成する工程と、素子形成基板上に形成 された素子を加熱した接着層に転写する工程と、接着層 に紫外線を照射して素子を中間転写基板から転写先基板 上に転写する工程とを具備しても良い。

【0007】素子形成基板上に形成される素子の間隔と 転写先基板上に転写された素子の間隔は異なっても良 い。また、素子形成基板上の一定規則の位置の素子を同 50

時に転写しても良い。さらに、素子を形成する工程が、 素子形成基板上にアンダー層を形成する工程と、アンダ 一層上に素子を形成する工程と、素子上に保護膜を形成 する工程とを具備し、素子はアンダー層と保護膜によっ て覆われても良い。本発明の第2は、素子形成基板上に アンダー層を形成する工程と、アンダー層上に素子と配 線を形成する工程と、素子と配線を転写先基板上に転写 する転写工程とを具備する事を特徴とするアクティブマ トリクス基板の製造方法を提供する。本発明の第3は、 基板と、素子毎に分離され基板上に設けられる接着層 と、接着層上に設けられるアンダーコート層と、アンダ ーコート層上に設けられる素子とを具備する事を特徴と するアクティブマトリクス基板を提供する。本発明の第 4は、基板と、基板上に設けられるアンダーコート層 と、アンダーコート層上の全面に等しい高さで設けられ 電気的に各々独立な素子とを具備する事を特徴とする素 子形成基板を提供する。本発明の第5は、基板と、基板 上に設けられ熱を加える事により剥離する剥離層と、剥 離層上に等しい高さで設けられ電気的に各々独立な素子 とを具備する事を特徴とする中間転写基板を提供する。

[0008]

【発明の実施の形態】以下に、本発明の実施形態を詳細 に説明するが、本発明はこれらの実施形態に限定される ものではない。まず、本発明の第1の実施形態について 説明する。本実施形態は、アモルファスシリコンTFT (以下TFTとする)を素子形成基板で形成し、中間転 写基板に転写した後、さらに配線などを形成した転写先 基板に転写してアクティブマトリクス基板とし、液晶表 示装置を作製する。本実施形態のアクティブマトリクス 基板101全体の平面図を図1に、図1の1つのTFT 部分の拡大図を図2に、図2のa-a'間の断面図を図 3に示し、この3図を用いて本実施形態のアクティブマ トリクス基板101の構成を説明する。図1では図2に 示すTFTの詳細は、省略している。図1に示すよう に、本実施形態のアクティブマトリクス基板101の各 画素にはTFT102と画素電極103が設けられ、ア レイ状に形成されている。TFT102はそれぞれ、画 素電極103、信号線104、走査線105と接続して いる。各画素は図3に示すように、ガラスから成る転写 先基板301上に走査線105が形成され、層間絶縁膜 302、信号線104、平坦化膜303が積層される。 その上に、TFT102として接着層304、アンダー コート層305、ゲート電極306、ゲート絶縁膜30 7、半導体層308、チャネル保護絶縁膜309が積層 され、その上に、チャネル保護絶縁膜309の上部が除 去されたn型半導体層310、n型半導体層310上に ソース電極311、ドレイン電極312が設けられてい る。さらにその上にパッシベーション膜313が形成さ れ、ソース電極311、ドレイン電極312部分にコン タクトホール314が設けられている。また、ドレイン

電極312に接続して画素電極103が平坦化膜305 上に設けられている。

【0009】図2に示すように、走査線105、ゲート 電極306には各々コンタクト部201が設けられ、接 続電極202を通じて走査線105とゲート電極306 が接続されている。また、信号線104はコンタクト部 201、接続電極203、コンタクトホール314を通 じてTFT102のソース電極311に接続している。 画素電極103には、図2に示すように、補助容量線2 04を設けても良い。補助容量線204は画素電極30 5電圧の保持、及び液晶の誘電異方性による走査線パル スの容量カップリングノイズの信号電圧依存性の低減、 等に用いられる。補助容量線は図2のように、信号線1 04と同じ層に設け信号線104に平行とするほか、走 査線105と同じ層に設け走査線105に平行にする、 または前段の走査線105を兼ねる等としても良い。補 助容量線204は電源(図示せず)に接続し適当な電圧 を加えれば良い。まず、図4を用いて素子形成基板40 1上でのTFT102の製造方法を説明する。ガラスか ら成る素子形成基板401上には、エッチングストッパ 20 一層402が設けられている。このエッチングストッパ 一層402は、ガラスエッチングのストッパーとして機 能し、例えばタンタル酸化膜等の金属酸化膜や窒化膜等 で形成する。

【0010】その上に、例えばシリコン酸化膜またはシ リコン窒化膜から成るアンダーコート層305を形成す る。この上に、MoTa、MoW等から成るゲート電極 306を形成し、それを覆うようにプラズマCVD法を 用いて、シリコン窒化膜でゲート絶縁膜307を厚さ4 00nm程度形成する。このゲート絶縁膜307はシリ コン窒化膜とシリコン酸化膜との積層で形成しても良 い。半導体層308としてアモルファスシリコン層を厚 さ50nm程度、チャネル保護絶縁膜309としてシリ コン窒化膜を厚さ100~400nm程度形成した後、 裏面露光によりチャネル保護絶縁膜309をゲート電極 306に自己整合させて加工する。次に燐をドープした n型半導体310をCVDで成膜する。このn型半導体 層310をパターニングして、チャネル保護絶縁膜30 9上のn型半導体層310を除去する。n型半導体層3 10上にはソース電極311、ドレイン電極312を形 成する。さらに、プラズマCVDにより、シリコン窒化 膜から成るパッシベーション膜313を成膜し、ソース 電極311、ドレイン電極312部分にコンタクトホー ル314を形成する。アンダーコート層305からパッ シベーション膜313までのTFT102の高さは50 Onm~2μm程度とする。

【0011】次に図5から図9を用いて素子形成基板4 01から中間転写基板701への転写を説明する。図5 から図9では、素子の詳細な構成等は省略している。図 5に示すように、素子形成基板401上にエッチングス 50

トッパー層402、アンダーコート層305、TFT1 02が形成されている。各TFT102毎には、図6の ように保護膜601を設ける。保護膜601としては本 実施形態ではゴム系ネガレジストを用いたが、その他、 耐熱性を有し、機械的強度のある有機樹脂等でも良い。 保護膜601は、図4の点線で示すように、縦横ともT FT102より2~40μm程度大きくなるよう形成 し、TFT102全体を覆うようにする。その後、ドラ イエッチングを行う等して、図7のようにTFT102 部分以外のエッチングストッパー層402、アンダーコ ート層305を除去し、各TFT102毎に分離する。 次に、図7に示すように透明なガラスから成る中間転写 基板701上に、TFT102毎に対応する位置に光吸 収体702を形成し、全体に接着・剥離層703を形成 する。光吸収体702としては例えば、MoTa、Mo Wなどの中間転写基板701側を黒化した金属膜によっ て形成する。光吸収体702は、熱伝導の良いものが好 ましい。接着・剥離層703は熱を受けると粘性が下が り接着力が低下する、アピーゾンプロダクツリミテッド 製アピエゾンワックス等の、ワックスやロウ等を用いれ ば良い。また、日東電工株式会社製リバアルファ等、加 熱する事により発泡し、接着力が低下するものを用いて

も良い。中間転写基板701は、素子形成基板401と

熱膨張率が近いものが好ましい。

6

【0012】この光吸収体702と各TFT102の保 護膜601を位置合せし、図8のように接着・剥離層7 03と保護膜601を接着する。次に、中間転写基板7 01周縁部の側面をテープ等で保護し、フッ酸と界面活 性剤の混合液で中間転写基板701をエッチングする。 エッチングは、エッチングストッパー層402で停止す るよう、調整する。また、エッチングストッパー層40 2を設ける代わりに、アモルファスシリコンとシリコン 窒化膜の積層等として、その下層にレーザーアブレーシ ョンを起こしやすい材料を設け、素子形成基板401を 通してレーザー光を当てる事により、TFT102を分 離しても良い。レーザーアブレーションしやすい材料と しては、水素化アモルファスシリコンや、低温成膜した シリコン窒化膜などガスを含有した絶縁膜、イミド化率 が低いポリアミド等でも良い。以上の様にして、図9に 示すように中間転写基板 7 0 1 に T F T 1 0 2 を 転写す る事が出来る。次に、転写先基板301の配線の形成方 法を図10から図14を用いて説明する。転写先基板3 01の材料としては、無アルカリガラス、ソーダライム ガラス等のガラス基板、またはプラスチック基板等でも 良い。本実施形態では無アルカリガラスのガラス基板を 用いる。

【0013】まず、図10に示すように転写先基板30 1上に、スクリーン印刷で導電ペーストを塗布し、パタ ーン形成して、450~600℃程度でアニールする事 により、膜厚1~5μm程度の走査線105を形成す

る。線幅は30μmとする。走査線105の形成方法と しては他にも、三井・デュポンポリケミカル (株) 製の Fodel等の導電性と感光性を有するフィルムを張り 付け、フォトマスクを露光してパターンを形成する事に より形成しても良いし、蒸着やスパッタにより薄膜を形 成し、レジストをマスクにして露光現像を行い、エッチ ングをする事も可能である。次に、図11に示すように 燐を含有したシリコン酸化膜を塗布し、約600℃で焼 成して、これを2層重ねる事により層間絶縁膜302を 形成する。この様に添加材を加え、低温でリフローする 事により、ピンホールの少ない層間絶縁膜302を形成 する事が出来る。層間絶縁膜302は無機膜のほかにポ リイミドやアクリル樹脂、ベンゾシクロブテン (BC B) 等で形成しても良い。層間絶縁膜302上に、図1 2に示すように信号線104を走査線105と同様な材 料、方法で形成し、線幅30 μ m程度、膜厚1~3 μ m 程度とする。その上に、図13に示すように平坦化膜3 03を形成する。平坦化膜303はアクリル系樹脂を2 ~20 µ m程度塗布してアニールで軟化させる事によ り、表面の凹凸を約0.5μm以下とした。さらに平坦 20 化膜303としては、BCBを用いる事も、平坦性を得 る上で有効である。また、無機絶縁膜を形成し、研磨し

ても良い。

【0014】さらに図14のように、層間絶縁膜30 2、平坦化膜303に、フォトレジストを塗布し露光現 像してマスクを作製し、エッチングを行う事により信号 線104、走査線105上に、コンタクト部201を設 ける。これらの配線を形成した転写先基板301に、中 間転写基板701上のTFTを転写する。この転写工程 を、図15から図18を用いて説明する。図15から図 18ではTFT102の詳細な部分等については省略し ている。まず図15のように、配線を形成した転写先基 板301の平坦化膜303上に素子を接着する為の接着 層1501をスクリーン印刷などで塗布して形成する。 接着層1501はアクリル系樹脂とし、厚さは0.1~ 1μm程度とした。接着層1501の上に中間転写基板 701を位置合わせし、転写するTFT102と接着層 1501を接着する。その後、中間転写基板701を通 して転写するTFT102の上部を選択的に光照射し て、光吸収体702を加熱する。熱により接着・剥離層 703の接着力が低下し、TFT102は中間転写基板 701から分離して、転写先基板301に接着される。 光照射方法としては、中間転写基板701上の転写しな いTFT102に光が当たらない様、適当な遮光マスク 1502を設け、全面に光照射を行っても良い。また、 接着層1501の下に、台座となる凸部を設けても良

【0015】ここでは光吸収体702を用いたが、光吸収体702の代わりにTaなどの抵抗の大きい金属から成る薄膜発熱体を用いて、電圧をかける事により発熱さ 50

せても良い。この場合は、それぞれの薄膜発熱体は、マ トリクス制御するなどして転写したいTFT102を選 択的に発熱させ用いても良い。また、熱で接着性が低下 する接着・剥離層703の代わりに、熱で接着し、紫外 線で接着性が低下する物質、例えば紫外線で分解しやす いベンゾフェロン等を含む、アクリル系粘着剤などを用 いても良い。その際には、転写したいTFT102に選 択的に紫外線を照射しても良いし、TFT102の大き さの部分開口を設けたマスクパターンを形成し、紫外線 を照射しても良い。図16のようにTFT102の転写 を繰り返し、TFT102を所定の位置に接着する。ま た、熱工程や、紫外線照射などによりこの接着をより強 固にする工程を設けても良い。次に図17に示すよう に、保護膜601をレジスト剥離液を用いて除去する。 保護膜601はTFT102を全て転写した後に除去し ても、1回の転写の度に除去する事を反復しても良い。 その後、転写先基板301全面にITOから成る膜をス パッタで成膜した後、フォトレジストを塗布してパター ニングする事により、図18のように信号線104とT FT102を接続する為の接続電極203等を形成す る。同時に画素電極103も形成する。以上により、図 1に示すような、液晶表示装置に用いるアクティブマト リクス基板101を完成する。

【0016】本実施形態では、中間転写基板701と、 転写先基板301のTFT102の素子形成密度が異な る。この様に、転写元基板と転写先基板の素子形成密度 が異なる場合のTFT102の転写方法について、図1 9から図23を用いてさらに説明する。図19から図2 3ではTFT102の構成などの詳細は省略してある。 まず、TFT102を素子形成基板401上で形成す る。その際、転写先基板301上でのTFT102の密 度とは異なる密度でTFT102を形成し、TFT10 2の縦方向、横方向とも転写先基板301でのTFT1 0 2密度の整数倍の密度で形成すると、生産性が高くな り好ましい。本実施形態では、TFT102の縦、横方 向とも転写先基板301での2倍の密度でTFT102 を形成する例を説明する。このTFT102を図19の ように中間転写基板701に転写する。また、転写先基 板301は、信号線104、走査線105等を形成す る。次に、図20の様に、1回目の転写では転写先基板 301上のTFT102の4個分の領域にTFT102 が転写される。中間転写基板701は、転写先基板30 1の4倍の密度にTFT102が形成されている為、中 間転写基板701上の1つ飛びのTFT102が選択的 に転写される。

【0017】1回目の転写の後、図21、図22、図23のように、中間転写基板701をずらし、1つ飛びずつ転写する事を繰り返す。これにより、対角52インチのHDTVを作製する場合は、画素ピッチが横方向が200μm程度、縦方向が600μm程度である為、素子

10

形成基板401に各TFT102を100μm×100 μm程度以下に形成すれば、素子形成基板 4 0 1 の大き さは、転写先基板301の12分の1で良い。また、素 子形成基板 4 0 1 を 6 5 0 mm× 6 5 0 mm程度のもの を用いれば、対角52インチのHDTV用の4枚分のT FT102が得られる。このようにして得られたアクテ ィブマトリクス基板101に、図24に示すように、カ ラーフィルタ2401、対向電極2402を設けた対向 ガラス基板 2 4 0 3 を組み合わせて、 2 μ m ~ 6 μ m程 度の適当なセルギャップを設けて固定し、間に液晶層 2 404を注入する事で、液晶表示装置を得る事が出来 た。この液晶表示装置は、16個のTFT102を1つ 飛びに転写し、4回の位置合わせで転写出来るので生産 性が高い。同時に複数のTFT102を転写し、少ない 転写回数で全てのTFT102を転写できるので、生産 性向上と共に、均一性の確保、歩留まり向上等の効果も ある。また、素子形成基板401上でのTFT102形 成は既存の製造ラインが使用できる為に、投資コストの 低減も可能となる。さらに、配線、層間ショートなども 適宜必要に応じて、リペアを行う事が出来る為、生産性 20 が高い。TFT102の不良についても容易に対応でき る。例えば、素子形成基板401上のTFT102の不 良をアレイテスタ等で測定し、不良なTFTを転写せず に、後に転写しなかった部分に良品のTFTを転写すれ ば良い。

【0018】また、TFT102は各TFT102毎に 分離されたアンダーコート層305上に設けられている 為、TFT102の下層膜に歪みを与える事無く、信頼 性が向上する。歪緩和は、TFT素子特性を変化させる 事を抑えるばかりでなく、はがれ不良などの転写時の接 30 着信頼性の向上に効果がある。さらに本実施形態では、 ゲート絶縁膜307の膜厚が数百nm程度、寸法精度が 数μm程度といったTFTを高精度の製造ラインで製造 し、パターン精度が30μm程度といった、要求精度の 緩い配線を大型基板に形成したものと組み合わせる事が 可能となり、大画面のディスプレイが低いコストで実現 可能となる。なお、転写する素子の単位としては、1つ のTFT102だけでなく、複数のトランジスタで構成 される回路とする事も可能である。選択用のトランジス タと、その出力で制御される駆動用のトランジスタを転 40 写により形成し、液晶やELの駆動装置としても適用す る事もできる。次に本発明の第2の実施形態について説 明する。本実施形態では、素子単独でなく、配線、画素 電極等の構成を全体的に形成し、複数回転写する事によ って1枚のアクティブマトリクス基板101を形成す る。本実施形態のアクティブマトリクス基板101の形 成方法を図25から図30を用いて示す。図25から図 30では、TFT102の構成等は省略している。

【0019】図25に示すように、ガラスなどの素子形成基板401上に、エッチングストッパー層402、ア 50

ンダーコート層305を積層し、TFT102、信号線 104、走査線105、画素電極103等を形成する。 本実施形態においては、各層は第1の実施形態と同様に 形成する。次に、素子や配線を形成した素子領域250 1を全て覆うように保護膜601を形成し、保護膜60 1と同じ大きさにエッチングストッパー層402、アン ダーコート層305をエッチングする。保護膜601は 露光現像による加工により、1~20 µ m程度の端部の 精度が得られた。次に、図26に示すように第1の実施 形態と同様な接着・剥離層703の形成された中間転写 基板701に、素子形成基板401の保護膜601を接 着する。その後、図27のように素子形成基板401を エッチング除去する。図28のように接着層1501を 設けた転写先基板301に素子形成領域2501を位置 合わせし、中間転写基板701を通して接着・剥離層7 03を加熱し、接着力を弱め、転写する。図29のよう に1回目の転写後に保護膜601をレジスト剥離液を用 いて除去しても良いし、2回目の転写が終り、全ての素 子、配線等を転写してから除去しても良い。このように して、図30のようなアクティブマトリクス基板101 が完成する。

【0020】本実施形態の様に、素子や配線等を形成し たものを2枚転写して、1つの大きなアクティブマトリ クス基板101を形成するには、境界の接合精度が問題 となる。図31は素子や配線を形成した2枚の素子形成 基板401を元に転写先基板301を形成した図であ り、図32は図31のb-b'の断面図である。図3 1、図32では、TFT102の構成等は省略してい る。本実施形態で図31の様な素子形成基板401から 転写先基板301を形成したところ、図32に示すよう に同じ素子形成基板401内の信号線104と画素電極 103の間隔Lg1と、素子形成基板401の突き合わ せ部の信号線104と画素電極103の間隔Lg2はど ちらも等しく8~15μm程度と出来る。これはHDT Vのような高精細画素にも適用でき、大画面で、画素開 口率の高く明るい表示を得る事が出来る。この構造で は、従来のような、1枚の基板から形成したアクティブ マトリクス基板と同様に、画素や信号線の配置が出来る 為に、カップリングによる画素電圧変動がアクティブマ トリクス基板101の突き合わせ部で発生せずに、良好 な画質が得られる。また、図33は図31と同様である が、素子形成基板401の突き合わせ部のマージンを広 げる為に突き合わせ部を中心とした線対称としている。 図34は図33のc-c'の断面図である。図33、図 34ではTFT102の構成等は省略している。この場 合、素子形成基板401内の画素電極103間の間隔、 Lp1と、素子形成基板401の突き合わせ部の画素電 極103間の間隔、Lp2が、等しければ良く、信号線 104の幅を30μm程度、画素電極103と信号線1 04間の間隔を5μm程度とするとLp1=Lp2=4

0μ m程度とすれば良く、作製が容易となる。

【0021】なお、アクティブマトリクス基板101の 突き合わせ部には配線が無い為に、配線と面素電極10 3の間の容量カップリングが通常とは異なる。よって、 必要に応じて信号を補償すれば良い。本実施形態では、 大型のアクティブマトリクス基板101を作製する際 に、2枚の基板を接合する必要が無い為に、2枚の基板 の突き合わせ部で厚みが大きくなる、2枚の基板で素子 や配線を形成した領域の高さが異なり対向基板と接触す る、等の問題が避けられる。また、本実施形態では転写 10 先基板301としてガラス基板を用いたが、プラスチッ ク基板、樹脂フィルム、セラミックス基板、金属薄板基 板、等を用いる事も出来る。従来、プラスチック基板や 樹脂フィルムなどでは、熱変形や熱膨張率の大きさか ら、高精細な画素を精密に作製する事が困難であった。 しかし本発明の方式では、素子形成基板401の精度は 従来のガラス基板の精度と同様なものと出来、それを転 写すれば良い為、200ppiといった高精細画像をプ ラスチック基板や樹脂フィルムなどに形成する事が可能 となる。

#### [0022]

【発明の効果】上記のように本発明によれば、大型基板 や、ガラス以外の異なる材料を用いた基板にも、ローコ ストで高精度なアクティブマトリクス基板を作製する事 が出来る。

#### 【図面の簡単な説明】

【図1】 本発明の第1の実施形態のアクティブマトリ クス基板の平面図。

- 【図2】 図1のTFT部分の拡大図。
- 【図3】 図2のa-a' 間の断面図。
- 【図4】 素子形成基板上のTFT部分の拡大図。
- 【図5】 本発明の第1の実施形態のアクティブマトリ クス基板の製造方法の1工程を示す断面図。
- 【図6】 本発明の第1の実施形態のアクティブマトリ クス基板の製造方法の1工程を示す断面図。
- 【図7】 本発明の第1の実施形態のアクティブマトリ クス基板の製造方法の1工程を示す断面図。
- 【図8】 本発明の第1の実施形態のアクティブマトリ クス基板の製造方法の1工程を示す断面図。
- 【図9】 本発明の第1の実施形態のアクティブマトリ 40 クス基板の製造方法の1工程を示す断面図。
- 【図10】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。
- 【図11】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。
- 【図12】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。
- 【図13】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。
- 【図14】 本発明の第1の実施形態のアクティブマト 50 301…転写先基板

リクス基板の製造方法の1工程を示す断面図。

【図15】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。

12

【図16】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。

【図17】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。

【図18】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。

【図19】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す図。

【図20】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す図。

【図21】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す図。

【図22】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す図。

【図23】 本発明の第1の実施形態のアクティブマト リクス基板の製造方法の1工程を示す図。

【図24】 本発明の第1の実施形態のアクティブマト リクス基板を用いた液晶表示装置の断面図。

【図25】 本発明の第2の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。

【図26】 本発明の第2の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。

【図27】 本発明の第2の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。

【図28】 本発明の第2の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。

30 【図29】 本発明の第2の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。

【図30】 本発明の第2の実施形態のアクティブマト リクス基板の製造方法の1工程を示す断面図。

【図31】 2枚の素子形成基板からアクティブマトリ クス基板を形成する場合の平面図。

【図32】 図31のb-b'間の断面図。

【図33】 2枚の素子形成基板からアクティブマトリ クス基板を形成する場合の平面図。

【図34】 図33のc-c′間の断面図。

【図35】 従来のアクティブマトリクス型LCDの画 素部の断面図。

#### 【符号の説明】


- 101…アクティブマトリクス基板
- 102 ··· TFT
- 103…画素電極
- 104…信号線
- 105…走査線
- 201…コンタクト部
- 202、203…接続電極

14


- 302…層間絶縁膜
- 303…平坦化膜
- 3 0 4 …接着層
- 305…アンダーコート層
- 306…ゲート電極
- 307…ゲート絶縁膜
- 308…半導体層
- 309…チャネル保護絶縁膜
- 3 1 0 ··· n型半導体層
- 311…ソース電極
- 3 1 2 … ドレイン電極
- 313…パッシベーション膜
- 314…コンタクトホール
- 401…素子形成基板
- 402…エッチングストッパー層
- 601…保護膜
- 701…中間転写基板
- 702…光吸収体
- 703…接着・剥離層

- 1501…接着層
- 1502…遮光マスク
- 2401…カラーフィルタ
- 2402…対向電極
- 2403…対向ガラス基板
- 2404…液晶
- 2501…素子形成領域
- 3501…ガラス基板
- 3502…走査線
- 10 3503…補助容量線
  - 3504…ゲート絶縁膜
  - 3505…画素電極
  - 3506…TFT部
  - 3507…半導体層
  - 3508…チャネル保護絶縁膜
  - 3509…ドープされた半導体層
  - 3510…ソース電極
  - 3511…ドレイン電極
  - 3512…保護絶縁膜






【図2】





【図3】





【図4】

102










【図33】



## フロントページの続き

Fターム(参考) 2H092 GA20 GA24 GA28 HA28 JA21

JA26 JA41 JB04 JB22 JB31

JB41 JB57 JB58 KA05 KA12

KB25 MA01 MA05 MA08 MA13

MA18 MA31 MA37 MA42 MA43

NA27 PA01 PA09

5F110 AA16 BB01 CC07 DD01 DD02

DD12 DD13 DD14 DD17 DD30

EE06 FF02 FF03 FF09 FF30

GG02 GG15 GG25 HK08 HK21

HK34 NNO2 NNO3 NNO4 NN12

NN14 NN24 NN27 NN35 QQ12

QQ16 QQ17 QQ19